첨단 패키징이 새 병목이 된 이유: 2.5D·3D·OSAT·테스트를 한 번에 이해하기
최종 수정: 작성자: Finyul
좋은 칩을 만드는 것만으로는 부족합니다. 그 칩들을 잘 묶고 잘 검증해야 AI 반도체가 실제 매출이 됩니다. 왜 패키징과 테스트가 AI 시대 새로운 병목이 됐는지 설명합니다.
AI 시대 반도체 사이클의 '질'이 달라졌다: SOX를 Logic·HBM·첨단패키징으로 읽는 법에서 패키징이 왜 병목이 됐는지 전체 맥락을 먼저 확인하시면 이 글이 더 잘 읽힙니다.
왜 첨단 패키징이 갑자기 전면에 나왔을까
이 글에서는 패키징이 왜 AI 반도체에서 새로운 병목이 됐는지, 그리고 무엇을 확인해야 하는지 설명합니다.
패키징(packaging)은 완성된 반도체 칩을 외부에서 보호하고 다른 부품과 전기적으로 연결하는 마무리 공정입니다. 예전에는 성능에 영향을 주지 않는 “뒤처리” 정도로 여겨졌습니다.
하지만 이제는 다릅니다. 세계 최대 반도체 위탁 생산 회사인 TSMC는 패키징이 제품의 성능·기능·비용에 직접 영향을 주는 핵심 기술이 됐다고 설명합니다.([1])
옛날에는 칩 하나로 제품 하나를 만들었다면, 지금 AI 반도체는 여러 칩을 연결해 하나의 시스템을 만드는 방식입니다. 연산 칩(로직), 고속 메모리(HBM), 전력 관리, 열 처리, 검증까지 한 패키지 안에서 동시에 풀어야 합니다.
TSMC가 자사 첨단 패키징 기술(3DFabric)을 “작은 칩 시스템(mini-chip system)을 설계하는 포트폴리오”라고 부르는 이유가 여기에 있습니다.([1])
2024 후공정 장비 회복
전체 장비 시장 대비 조립·패키징·테스트 성장률
왜 후공정 장비인가
HBM·첨단 패키징 복잡성 증가로 CoWoS·2.5D/3D 등 AI 시대에 패키징·테스트가 공급망 병목으로 부상했습니다.
총 시장 대비 의미
전체 장비 시장이 +10% 성장할 때 후공정은 +20~25%로 더 빠르게 회복했습니다. AI 구조 변화를 반영한 결과입니다.
2.5D, 3D, CoWoS를 쉽게 풀어보자
2.5D 패키징: 칩들을 나란히 놓고 촘촘히 잇는 방식
2.5D 패키징은 두 개 이상의 칩을 실리콘 인터포저(칩들을 연결해주는 특수 기판) 위에 나란히 올리는 방식입니다. 핵심은 칩끼리 아주 촘촘한 통로로 연결된다는 점입니다.
그 덕분에 데이터를 주고받는 속도(대역폭)가 높아지고, 같은 성능에서 전력을 덜 씁니다. ASE는 이 방식으로 칩 간 연결 밀도를 크게 높일 수 있다고 설명합니다.([2])
3D 패키징: 칩을 층층이 수직으로 쌓는 방식
3D 패키징은 칩을 옆으로 늘어놓는 대신 층층이 수직으로 쌓는 방식입니다. 칩 사이 거리가 짧아질수록 데이터 전달 속도가 빠르고 공간도 적게 차지합니다.([2])
AI용 고속 메모리인 HBM이 대표적인 3D 적층 메모리입니다. 여러 DRAM을 수직으로 쌓아 엄청난 데이터 전송 속도를 좁은 공간에서 구현합니다.
CoWoS: AI 반도체에 쓰이는 대표 첨단 패키징
TSMC의 CoWoS(Chip on Wafer on Substrate)는 AI와 고성능 컴퓨팅에 쓰이는 대표 패키징 기술입니다. 큰 실리콘 인터포저 위에 연산 칩(로직 칩렛)과 HBM 메모리를 함께 올려 촘촘하게 연결합니다.([3])
CoWoS-S 인터포저는 최대 약 2,700mm²까지 커질 수 있습니다. 레티클(반도체 노광 장비의 단일 촬영 면적)의 3.3배에 달하는 크기입니다. 패키지 구조 자체가 이미 하나의 소형 시스템에 가깝습니다.
AI 패키징 병목의 구조
좋은 칩을 만드는 것과 실제 제품으로 출하하는 것은 다른 문제다.
로직 칩
연산 성능이 먼저 커진다
AI 가속기와 고성능 로직이 성능의 출발점이 된다.
HBM
메모리 대역폭이 바로 병목이 된다
HBM은 로직 곁에서 대량 데이터를 빠르게 공급해야 한다.
인터포저
로직과 HBM을 고밀도로 연결한다
실리콘 인터포저가 매우 높은 die-to-die 연결 밀도를 만든다.
첨단 패키징
2.5D·3D·CoWoS가 실제 제품 구조를 완성한다
칩을 잘 만드는 것보다 잘 묶는 능력이 성능과 출하를 좌우한다.
테스트
burn-in·system-level test를 통과해야 매출이 된다
패키지가 복잡할수록 테스트가 마지막 병목이 된다.
✓AI 패키징 병목은 로직만의 문제가 아니다.
✓HBM과 인터포저, 패키징이 같이 맞아야 실제 성능이 나온다.
✓테스트를 통과해야 비로소 출하와 매출 반영이 가능하다.
OSAT는 정확히 무엇을 하나
좋은 칩을 만들어도 잘 조립하고 검증하지 않으면 제품이 되지 않습니다. 이 마무리 공정을 전문으로 하는 회사를 OSAT(외주 반도체 조립·테스트 회사)라고 합니다.
반도체 설계 회사나 파운드리는 설계와 웨이퍼 생산에 집중하고, 조립·검증 단계는 OSAT에 맡기는 구조입니다.
대만 기반 ASE는 칩 조립, 연결 소재, 웨이퍼 검사, 최종 테스트까지 한 번에 처리한다고 소개합니다.([4]) 미국·아시아 기반 Amkor도 고객이 설계와 생산에 집중할 수 있도록 패키징과 테스트 파트너 역할을 맡는다고 설명합니다.([5])
Amkor의 테스트 서비스에는 웨이퍼 검사, 패키지 테스트, 번인(제품을 장시간 가동해 불량 여부를 확인하는 테스트), 시스템 레벨 테스트가 포함됩니다.([5])
테스트가 왜 더 중요해졌을까
AI 칩은 일반 칩보다 연결 핀 수가 훨씬 많고, 전력 소모와 발열도 큽니다. 더 까다로운 조건에서 제대로 작동하는지 검증해야 출하할 수 있습니다.
예를 들어 번인 테스트는 새 반도체 제품을 며칠 동안 계속 가동해 숨겨진 불량을 찾는 과정입니다. 패키지가 복잡해진 AI 칩에서는 이 검증 단계가 더 길고 까다로워집니다.
ASE는 최종 테스트·번인·시스템 레벨 테스트를 제공하고, Amkor도 고성능 컴퓨팅(HPC)·AI 칩에 맞춘 검증 서비스를 강조합니다.([6])패키지가 복잡해질수록 테스트도 더 무거워지고, 더 오래 걸립니다.테스트·후공정이 2차 수혜 레이어로 어떻게 연결되는지는 AI 반도체 2차 수혜 체인은 어디인가에서 직접 병목 연결 강도까지 확인할 수 있습니다.
| 공정 | 정의 | 무엇이 어려운가 | 누가 맡는가 | 왜 중요한가 | 투자자가 볼 지표 |
|---|---|---|---|---|---|
| 2.5D 패키징 | 두 개 이상 활성 칩을 실리콘 인터포저 위에 나란히 배치하는 구조 | 매우 높은 die-to-die 연결 밀도와 짧은 배선 구현 | 파운드리 + OSAT | 로직과 HBM을 가까이 묶어 AI/HPC 성능을 높임 | HBM 탑재 여부, 인터포저 크기, 패키지 수율 |
| 3D 패키징 | 활성 칩을 수직 적층해 가장 짧은 연결과 작은 footprint를 노리는 구조 | 열, 수율, 적층 공정 제어 | 파운드리 + OSAT | 더 높은 집적도와 전력·성능 최적화 가능 | 적층 수, 열 관리, 수직 연결 품질 |
| CoWoS | 대형 실리콘 인터포저 위에 logic chiplets와 HBM cubes를 함께 올리는 AI/HPC용 패키지 | 큰 인터포저, 고밀도 연결, 대형 패키지 양산 | 주로 TSMC 파운드리 주도 | HBM과 로직을 실제 제품 성능으로 연결하는 핵심 병목 | 인터포저 면적(최대 ~2,700mm²), HBM cube 수, 고객 증설 발표 |
| OSAT | 외주 조립·패키징·테스트 서비스 제공 | 고객별 패키지·테스트 요구 대응, 양산 안정화 | ASE, Amkor 등 | 설계된 칩을 실제 출하 가능한 제품으로 바꾸는 마지막 산업 레이어 | 2.5D/3D 지원 여부, HBM 양산 경험, 고객 믹스 |
| 테스트 | wafer probe, package test, burn-in, system-level test 등 출하 전 검증 | 고전력·고핀수·고속 신호 환경에서 신뢰성 확보 | ASE, Amkor 등 OSAT 중심 | 패키지가 복잡할수록 테스트가 실적 반영 속도를 좌우 | system-level test 지원, burn-in 역량, AI/HPC 테스트 포트폴리오 |
투자자는 첨단 패키징을 어떻게 읽어야 할까
- 모든 패키징이 같은 패키징이 아니다. 범용 패키지와 AI용 2.5D·3D, CoWoS 계열은 난이도와 수혜 구조가 다릅니다.
- OSAT 역할을 과소평가하지 말 것. 모든 OSAT가 같은 AI 패키징 노출을 가진 것은 아닙니다. 실제로 어떤 패키지와 테스트를 할 수 있는지를 보는 편이 더 정확합니다.
- 테스트를 빼고 보면 반쪽 해석이 된다. 파이널 테스트, 번인, 시스템 레벨 테스트가 모두 중요합니다.
- 공개 데이터의 한계를 인정해야 한다. TSMC 기술 설명, ASE·Amkor OSAT 자료, SEMI 장비 데이터를 함께 봐야 신뢰도가 올라갑니다.
SEMI 장비 데이터에서 Foundry/Logic WFE, DRAM, 테스트·패키징 장비를 나눠 읽는 방법은 WFE 투자에서 무엇이 진짜 CAPEX 신호인가에서 세그먼트별로 설명합니다.
FAQ
자주 묻는 질문
- 2.5D 패키징과 3D 패키징의 가장 큰 차이는 무엇인가요?
- 2.5D는 칩들을 실리콘 인터포저 위에 나란히 배치하는 방식이고, 3D는 칩을 수직으로 적층하는 방식입니다. 2.5D는 연결 밀도와 대역폭에, 3D는 집적도와 소면적에 강점이 있습니다.
- CoWoS는 어떤 회사가 주로 제공하나요?
- TSMC가 주로 제공합니다. TSMC는 CoWoS를 AI와 슈퍼컴퓨팅용 초고성능 패키지 기술로 설명하며, 최대 약 2,700mm² 인터포저를 지원합니다.
- OSAT 회사들은 어디에 있나요?
- 주요 OSAT로는 대만 기반 ASE, 미국/아시아 기반 Amkor가 있습니다. 두 회사 모두 2.5D/3D 패키징과 burn-in, system-level test를 포함한 테스트 서비스를 제공합니다.
- 2024년 후공정 장비가 많이 증가한 이유는 무엇인가요?
- SEMI는 AI와 HBM 제조의 복잡성 증가를 배경으로 제시했습니다. 조립·패키징 장비는 25%, 테스트 장비는 20% 증가했습니다.
결론: 이제 패키징은 “마지막 공정”이 아니라 “성능을 완성하는 공정”이다
첨단 패키징은 더 이상 포장이 아닙니다. 2.5D와 3D는 칩을 더 가깝고 더 촘촘하게 묶는 방식이고, CoWoS는 그 대표적인 AI용 시스템 패키지입니다. OSAT는 이 복잡한 패키지와 테스트를 실제 양산으로 연결하는 역할을 맡습니다.“패키징과 테스트가 어디서 막히는지”까지 봐야, 왜 어떤 체인이 더 강한지 보입니다.